Percobaan 3 Kondisi 8
Buatlah rangkaian seperti gambar percobaan 3.b, ganti probe menjadi seven segment
2. Gambar Rangkaian Simulasi
[Kembali]
Pada rangkaian ini digunakan 8 buat saklar SW-SPDT yang nantinya dihubungkan ke kaki kaki IC sebagai inputan, terdapat dua buah gerbang OR, dan satu buah inputan clock, pada percobaan ini digunakan dua buah tipe IC yaitu IC 74193 dan IC 74192, selanjutnya pada bagian output digunakan seven segment sebagai indikator, disini saya juga menambahkan logic probe pada masing masing kaki output, untuk memudahkan melihat kaki output mana yang berlogika 1 dan yang mana berlogika 0.
Masing masin IC pada percobaan ini memiliki 4 inputan, yaitu; D0, D1, D2, dan D3.untuk menghasilkan perubahan output melalui kaki D,maka kita harus mengaktifkan kaki Pl atau Paralel Loud yang merupakan active low, jadi kaki Pl harus diberikan logika 0, jika kaki PL tidak aktif atau berogika 1, maka output hanya akan dpengaruhi oleh inputan clock
Jika ingin mmelakukan perhitungan atau counter salah satu dari kaki UP atau DN harus aktif. jika keduanya terhubung dengan sinyal clock maka tidak akan terjadi counter. Jika kaki UP yang aktif maka akan menghasilkan counter UP, dimana perhitungan akan dilakukan secara increase atau bertambah dari yang nilainya kecil ke yang nilainya besar. Sebaliknya jika kaki DN yang aktif maka akan menghasilkan counter DOWN, dimana perhitunganya akan decrease, aau berkurang dari yang nilainya tinggi ke yang nilainya rendah.
Pada rangkaian ini kaki UP yang aktif mendapat sinyal clock, jadi counter disini merupakan counter UP, dapat kita lihat pada oututnya nilainya itu bertambah, perbedaan antara kedua IC adalah nilai mksimum perhitungannya, dimana IC 7419K merupakan IC dengan perhitungan Hexadecimal dengan nilai maksimuk F, dan untuk IC 74192 meupakan IC dengan perhitungan decimal dengan nilai maksimum 9.
Pada kaki ouput terdapat Q0, Q1, Q2, dan Q3. Q0 merupakan LSB atau Least Significant Bit atau bit yang pengaruhnya paling kecil, sedangkan Q neupakan MSB atau Most Significant Bit, merupakan bit dengan pengaruh paling besar.
Selain itu tersapat juga kaki TCU dan TCD, yang dapat dignakan ada counter syncronus yang bisa dihubungkan dengan IC lainya.
Terakhi terdapat kaki MR atau Master Riset, yang jika diaktifkan akan mereset, dan nilai utputya akan menjadi 0.
Download HTML Klik Disini
Dwnload rangkaian percobaan Klik Disini
Download video percobaan Klik Disini
Download data sheet IC 74193 Klik Disini
Downloa data sheet IC 74192 Klik Disini
Download data sheet switch SW-SPDT Klik Disini
Download data shee seven segment Klik Disini
Download data sheet logic probe Klik Disini
No comments:
Post a Comment