Laporan Akhir Percobaan 3
2. Alat dan bahan[Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74193
IC up/down counter yang mencacah dari 0000 s/d 1111 biner atau 0 s/d 15 desimal. Pada Gambar 1 diperlihatkan diagram koneksi kaki IC 74192 yang disebut Synchronous 4-Bit Up/Down Decade Counter dalam lembar datanya.
2. IC 74192
IC 74192 adalah rangkaian terpadu yang berfungsi sebagai penghitung up/down synchronous 4-bit. Dengan empat input paralel untuk memasukkan data 4-bit dan input kontrol untuk mengatur operasi penghitungan, IC ini memberikan fleksibilitas dalam menghitung naik atau turun. Dengan kecepatan dan keandalan yang tinggi, IC 74192 dapat digunakan dalam berbagai aplikasi penghitungan yang membutuhkan presisi dan sinkronisasi output.
3. Power DC
4. Switch (SW-SPDT)
5. Logicprobe atau LED
Gambar 7. Logic Probe
3. Rangkaian Simulasi[Kembali]
 |
| Percobaan 3a |
4. Prinsip Kerja[Kembali]
Pada percobaan 3a yang merupakan percobaan syncronous counter, digunakan 2 buah counter yakni IC 74193 dan 74192 yang outputnya dihubungkan ke LED dan kaki inputnya dihubungkan ke switch. Pada IC 74193 dan IC 74192 kaki D0, D1, D2, dan D3 terhubung ke switch B4, B5, B6, B7, pada kaki UP terhubung ke switch B1, pada kaki DN terhubung ke kaki B2, pada kaki PL terhubung ke kaki B3 dan kaki MR terhubung ke BO. Pada IC 74193 akan menghitung bilangan biner dari 0-15 yakni dari biner 0000-1111, dan pada IC 74192 akan menghitung bilangan biner dari 0-9 yakni 0000 - 1001
Pada percobaan 3a, kondisi PL aktif, maka Kedua IC Output dipengaruhi oleh nilai dari PL dimana inputan D0,D1,D2,D3 akan mempengararuhi output dan tidak dapat melakukan counter secara otomatis.
Pada percobaan 3b Kedua IC Output dipengaruhi oleh nilai dari Clock dan Inputan D0,D1,D2,D3 dengan kondisi dimana Output akan dipengaruhi Oleh inputan Clock saat PL tidak aktif dan Output akan di pengaruhi oleh Inputan D0,D1,D2,D3 saat PL aktif (dihubungkan ke Ground)
ika ingin mmelakukan perhitungan atau counter salah satu dari kaki UP atau DN harus aktif. jika keduanya terhubung dengan sinyal clock maka tidak akan terjadi counter. Jika kaki UP yang aktif maka akan menghasilkan counter UP, dimana perhitungan akan dilakukan secara increase atau bertambah dari yang nilainya kecil ke yang nilainya besar. Sebaliknya jika kaki DN yang aktif maka akan menghasilkan counter DOWN, dimana perhitunganya akan decrease, aau berkurang dari yang nilainya tinggi ke yang nilainya rendah.
Pada kaki ouput terdapat Q0, Q1, Q2, dan Q3. Q0 merupakan LSB atau Least Significant Bit atau bit yang pengaruhnya paling kecil, sedangkan Q neupakan MSB atau Most Significant Bit, merupakan bit dengan pengaruh paling besar.
Selain itu tersapat juga kaki TCU dan TCD, yang dapat dignakan ada counter syncronus yang bisa dihubungkan dengan IC lainya.
Terakhi terdapat kaki MR atau Master Riset, yang jika diaktifkan akan mereset, dan nilai outputnya menjadi 0.
5. Video Percobaan[Kembali]
1.Jelaskan perbedaan percobaan 3a dan 3b?
Jawab :
Perbedaan antara percobaan 3a dan 3b, adalah penggunaan gerbang OR pada percobaan 3b yang tidak ada pada percobaan 3a. Dimana Pengaruh gerban OR pada Percobaan 3b adalah untuk memberikan kondisi Counter UP atau Counter DOWN Pada masing-masing gerbang OR salah satu kaki inputanya diberi inputan Clock, sedangkan kaki inputan lainya terhubung ke kaki S1 dan S2 Inputan S1 dihubungkan ke kaki gerbang OR dengan mengumpankan output ke kaki UP pada IC couter, sedanglian iputan saklar S2 dihubungkan ke gerbang OR dengan mengumpankan output pada kaki DN.
Sehingga apabila S1 berlogika 1 dan S2 berlogika 0 maka akan menghasilkan counter Down atau kaki DN aktif, sedangkan apabila s1 borlogika 0 dan s2 borlogika 1 maka kaki UP aktif dan menghasilan couter UP.
2. Mengapa pada saat PL aktif tidak dapat counter secara otomatis!
jawab :
PL atau Parallel loud saat dalam k o ndis i aktif akan mengak tifk a n inputan D 0 ,D1, D2 ,D3 s eh ingga inputan D ini akan mempengaruhi nilai output dari masing masing IC dan sinyal clock tidak dapat memberi pengaruh untuk mencounter secara otomatis.
3. Mengapa pada saat PL mati inputan B1-B4 dont care !
jawab
karena pada saat PL mati, inputan B1-B4 juga tidak aktif dan tidak dapat mempengaruhi output, yang akan mempengaruhi output adalah inputan clock
7. Download[Kembali]
- File HTML Klik Disini
- File Simulasi Rangkaian Klik disini
- File Datasheet IC 74LS90 klik disini
- File Datasheet IC 7493 klik disini
- File Datasheet Switch klik disini
- File Video Percobaan Klik disini
No comments:
Post a Comment