Laporan Akhir 2 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

                                                                             MODUL 2

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

     

            2. Power DC

Gambar 4 Power DC

           3. Switch (SW-SPDT)

Gambar 5 Switch

          4.  Logicprobe atau LED

Gambar 6 Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

T flipflop merupakan J-K flipflop yang inputan J-K nya disatukan. Pada rangkaian ini menggunakan IC 74LS112 dengan 4 kaki inputaan yaitu R (reset) dihubungkan ke B0, kaki S (set) dihubungkan ke B1, kaki J-K atau T dihubungkan ke VCC , kaki clk dihubungkan ke B2, dan untukindicator output berupa logic probe Q dan Q'

T flipflop memiliki kaki input Set (S) dan Reset (R) yang keduanya berkondisikan active low. Sehingga jika salah satu kaki S atau R dalam kondisi on. Maka output dipengaruhi oleh inputan Set dan Riset, dimana jika kaki S aktif, maka output Q = 1 dan Q' = 0. Sedangkan jika kaki R aktif, maka output kaki Q = 0 dan Q' = 1. Jika kedua kaki S dan R aktif secara bersamaan, output dari kaki Q dan Q' sama sama bernilai 1.

Keitka kaki S dan R tidak aktif, maka yang akan mempengarui Input adalah inputan dari T dengan syarat  Clock harus dalam keadaan Aktif low atau berlogika 1. Pada percobaan ini Input pada kaki T adalah 0, maka output tidak akan berubah dari kondisi sebelumnya. Namun jika input pada T adalah 1 maka output pada kaki Q dan Q' akan berada dalam keadaan Toogle.  

5. Video Percobaan[Kembali]

    

                                        

6. Analisis[Kembali]

Analisa apa yang terjadi saat B2 dan Input J dan K dihubungkan  ke Clock ,Gambarkan Timing Diagramnya!

    Jawab :

Ketiika B2 dan input J dan Kdihubungkan ke clock maka yang akanterjadi adalah, untuk waktu yang sama semua input akan bernilai sama,hal ini karena ketika input B2 dan J-K dihubungkan ke clock, yang mana kaki clock ini memiliki kondisi active low, maka sesaat sebelum  clock ON kaki J-K akan memiliki input berlogik 0, saat clock ON outputnya akan mengikuti prinsip J-K flip flop dimana Q akn berlogika 0 dan Q' berlogika 1. 

Timing  Diagramnya

 

 

7. Download[Kembali]

• HTML Klik Disini
• Simulasi Proteus Klik Disni
• Video Percobaan pada modul De Lorenzo Klik disini
• Video Percobaan pada Proteus Klik disini
• Datasheet IC 74LS112 klik disini
• Datasheet Switch klik disini
• Data sheet LED: Klik Disini