Laporan Akhir 1 Modul 4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir Percobaan 1 

( SISO, SIPO, PISO, PIPO )

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

 A. Alat dan Bahan (Modul De Lorenzo)

        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2. Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

  1.  IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop

  2. Power DC

    3. Switch (SW-SPDT)

    5.  Gerbang AND

Gerban logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel 1.1 Tabel Kebenaran AND

    6.  Gerbang Not

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

Tabel 1.3 Tabel Kebenaran Logika NOT

    7. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja[Kembali]

Percobaan 1 merupakan percobaan sift Register SISO 4 bit dengan 4 JK flip-flop. Pada shift register  tipe siso, data yang diinputakan satu persatu atau secara seri, dan output juga dihasilkan secara seri.

Rangkaian terdiri dari 4 JK flip-flop. Kaki S pada setiap flip-flop terhubung ke switch SPDT yang berbeda-beda, kaki R terhubung ke switch SPDT yang sama, dan kaki J-K dihubungkan ke switch SPDT yang sama dengan kaki K yang telah melalui gerbang logika NOT, sehingga prinsip D flip-flop diterapkan pada JK flip-flop. Kaki CLK pada flip-flop dihubungkan secara paralel dengan input yang berasal dari output gerbang AND. Input gerbang AND terhubung ke switch SPDT dan satu sumber clock.

Shift Register SISO bekerja dengan cara memasukkan satu input, dan setelah clock mengaktifkan flip-flop, data pertama yang dimasukkan akan bergeser ke flip-flop berikutnya. Proses ini berlanjut hingga flip-flop ke-4 dalam rangkaian (karena menggunakan Shift Register SISO 4 bit). Pada flip-flop terakhir, output (Q) dianggap sebagai output dari Shift Register SISO. Output ini akan dihasilkan secara satu per satu, dimulai dari saat input menjadi output pada flip-flop terakhir.

Dalam rangkaian ini, kita dapat mengatur switch SPDT untuk menghubungkan input, set/reset (S/R), J-K, dan clock ke flip-flop yang sesuai. Kemudian, setelah setiap siklus clock, data akan bergeser melalui flip-flop dari awal hingga akhir, dan output serial akan diambil dari output (Q) pada flip-flop terakhir.

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi!

 Jawab:

Dalam kondisi 1, input data pada shift register adalah B3-B6 = 0, B0, B2 = 1 dan B1 = X. Data tersebut akan dimasukkan secara serial dan digeser satu per satu melalui flip-flop, dengan output serial diambil dari output (Q) pada flip-flop terakhir. Rangkaian beroperasi dalam mode Shift Register Serial Input Serial Output (SISO).

Dalam kondisi 2, input data pada shift register adalah B3-B6=0, B1 =X, B0=1, B2= fall time. Data tetap dimasukkan secara serial dan digeser satu per satu melalui flip-flop, tetapi dalam hal ini output serial tidak akan dihasilkan. Karena B2 berubah menjadi 0, input pada gerbang AND yang terhubung ke B2 akan selalu 0, sehingga output dari gerbang AND juga akan selalu 0. Karena output gerbang AND yang terhubung ke kaki CLK flip-flop selalu 0, tidak akan ada trigger pada flip-flop, dan output tidak akan berubah. Dalam percobaan ini, keadaan tersebut dianggap sebagai output paralel. Rangkaian beroperasi dalam mode Shift Register Serial Input Parallel Output (SIPO).

Dalam kondisi 3, input data pada shift register adalah B3-B6 =X, B1=0,B0,B2=1. Data dimasukkan secara paralel, dan kemudian digeser satu per satu ke flip-flop terakhir sesuai dengan sinyal clock. Output data diambil secara serial dari output (Q) pada flip-flop terakhir. Rangkaian beroperasi dalam mode Shift Register Parallel Input Serial Output (PISO).

Dalam kondisi 4, input data pada shift register adalah B3-B6=X, B0=1, B1,B2 = 0. Data dimasukkan secara paralel, dan kemudian digeser satu per satu ke flip-flop terakhir. Namun, dalam hal ini, output data juga dihasilkan secara paralel. Hal ini disebabkan oleh B2 yang berubah menjadi 0. Karena switch B2 terhubung ke salah satu input gerbang AND, input pada gerbang AND tersebut akan selalu 0, dan output dari gerbang AND juga akan selalu 0. Karena output gerbang AND yang terhubung ke kaki CLK flip-flop selalu 0, tidak akan ada trigger pada flip-flop, dan output tidak akan berubah. Dalam percobaan ini, keadaan tersebut dianggap sebagai output paralel. Rangkaian beroperasi dalam mode Shift Register Parallel Input Parallel Output (PIPO).

 

.

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yang didapatkan! 

Jawab:

 Jika gerbang AND dihilangkan dan kaki CLK langsung dihubungkan ke sinyal clock, maka shift register akan selalu beroperasi sebagai shift register karena input pada kaki CLK akan selalu menerima sinyal clock. Ini akan menyebabkan output yang dihasilkan mengalami pergeseran sesuai dengan data input yang dimasukkan. Dalam hal ini, penggunaan gerbang AND pada rangkaian shift register adalah untuk memudahkan pengendalian masukan secara serial dan paralel, sehingga dapat menentukan jenis shift register yang diinginkan

3. Bagaimana input jalur serial pada rangkaian? 

jawab:

   Input serial pada rangkaian terjadi saat flip-flop pertama menerima sinyal clock yang akan mengaktifkannya. Ketika flip-flop pertama tertrigger, data input akan masuk ke flip-flop pertama dan output dari flip-flop pertama akan menjadi input bagi flip-flop selanjutnya dalam urutan. Proses ini akan terus berlanjut dengan memasukkan input satu per satu secara serial.

7. Download[Kembali]

• File HTML klik disini
• File Rangkaian Simulasi klik disini
• File Datasheet IC 74111klik disini 
• File Datasheet Gerbang AND klik disini
• File Datasheet Gerbang NOT klik disini
• File Datasheet Switch klik disini
• File Video Percobaan Klik Disini